特許

J-GLOBAL ID：200903077119673834

半導体集積回路装置の製造方法

発明者： 堀田 尚二 ,  長谷川 昇雄
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-263735
公開番号（公開出願番号）：特開2003-077797
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 半導体集積回路装置のパターン精度を向上させる。【解決手段】 通常のフォトマスクからレジストマスクに置き換える場合には、レジスト膜からなる遮光パターン2の平面寸法の設定において、これに対応するメタルからなる遮光パターン2の平面寸法から補正量Lを差し引く補正を行う。逆に、レジストマスクから通常のマスクに置き換える場合には、メタルからなる遮光パターン2の平面寸法の設定において、これに対応するレジスト膜からなる遮光パターン3の平面寸法に補正量Lを加える補正を行う。

請求項（抜粋）：

以下の工程を有することを特徴とする半導体集積回路装置の製造方法;(a)遮光体がメタル膜からなる第1フォトマスクと、遮光体が感光性有機膜からなる第2フォトマスクとの置き換えに際して、前記メタル膜からなる遮光体または前記感光性有機膜からなる遮光体の寸法に、露光条件に応じた寸法の補正を加える工程、(b)前記補正後の第1フォトマスクまたは第2フォトマスクを用いて縮小投影露光処理を施すことによりウエハにパターンを転写する工程。

IPC (4件)：

H01L 21/027 ,  G03F 1/08 ,  G03F 7/20 502 ,  G03F 7/20 521

FI (5件)：

G03F 1/08 A ,  G03F 1/08 G ,  G03F 7/20 502 ,  G03F 7/20 521 ,  H01L 21/30 514 C

Fターム (15件)：

2H095BA02 ,  2H095BA07 ,  2H095BB01 ,  2H095BB31 ,  2H095BC05 ,  2H095BC06 ,  2H097AA03 ,  2H097CA13 ,  2H097GB00 ,  2H097JA02 ,  2H097LA10 ,  5F046AA25 ,  5F046BA04 ,  5F046CA04 ,  5F046CB17