特許

J-GLOBAL ID：200903077122394601

不揮発性半導体メモリ装置のデータ処理能力を増大する方法

発明者： ミッキイ・リー・フランドリッチ ,  リチャード・ジョセフ・ドゥラント ,  ロドニイ・アール・ロズマン
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平6-162920
公開番号（公開出願番号）：特開平7-141247
出願日： 1994年06月22日
公開日（公表日）： 1995年06月02日
要約：

【要約】【目的】 ページ緩衝記憶機構を有するメモリ装置のデータ処理能力を高める。【構成】 ページ緩衝記憶機構の一つの面が、装置のメモリアレイをプログラムするために使用され、一方でほかの面が、次のプログラム動作に使用されるデータをロードされている。次のクロックサイクルにおいて、第一面に格納されている第一ブロックのデータでメモリアレイをプログラムすることを、メモリ装置にコマンドする。第二の書き込み動作は、第二ブロックのデータをページ緩衝記憶機構の第二面にロードすることにより準備される。メモリアレイが第一面からプログラムされている間に第二面のローディングが行われ、その第二ブロックのデータでフラッシュメモリアレイをプログラムすることをアレイ制御器にコマンドする。

請求項（抜粋）：

ページ緩衝記憶機構が第一面と第二面の2面を有し、アレイ制御器がメモリアレイのプログラミングを制御し、アレイ制御器が前記ページ緩衝記憶機構へ接続されていて、前記メモリアレイ、前記アレイ制御器及び前記ページ緩衝記憶機構を有する不揮発性半導体メモリ装置のデータ処理能力を増大する方法において、a)第一面にデータの第一バイトをロードし;b)その第一面に格納されたデータの第一バイトでメモリアレイをプログラムすることをアレイ制御器にコマンドし;c)アレイ制御器が第一面に格納されたデータの第一バイトでメモリアレイをプログラムする間に、第二面にデータの第二バイトをロードし;d)第二面に格納されたデータの第二バイトでメモリアレイをプログラムすることをアレイ制御器にコマンドする段階を含んでいることを特徴とする前記方法。

IPC (2件)：

G06F 12/00 560 ,  G11C 16/06

引用特許：

審査官引用 (4件)

• 半導体ディスク装置
  公報種別：公開公報   出願番号：特願平5-052815   出願人：シャープ株式会社
• 特開平4-167297
  
• 特開昭61-153728
  
• 特開昭58-051367