特許
J-GLOBAL ID：200903077123058958
ダイナミック回路
発明者：
出願人/特許権者：
代理人 (1件)：
大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-090875
公開番号（公開出願番号）：特開平7-295676
出願日： 1994年04月28日
公開日（公表日）： 1995年11月10日
要約：
【要約】【目的】 より良好なパワー・マネジメントが実現できるようにしたダイナミック回路を提供する。【構成】 クロックド・インバータ部12の出力ノード13に、制御回路部15からの切替え信号による制御によって高速クロックの動作時には記憶回路部14を付加せず、低速クロックの動作時には記憶回路部14を付加するようにしており、高速クロック動作では、制御回路部15からの切替え信号による制御によって出力ノード13に記憶回路部14が付加されず、クロックド・インバータ部12のダイナミック動作が行われてその出力ノード13はダイナミックノードの状態となり、低速クロック動作では、制御回路部15からの切替え信号によって出力ノード13に記憶回路部14が付加されてスタティック回路化した状態になり、出力ノード13はスタティックノードの状態となる。これにより誤動作防止と共に低消費電力化することができる。
請求項（抜粋）：
ダイナミック動作する主回路部の出力ノードと、この出力ノードに付加可能に設けられた記憶回路部と、この記憶回路部を前記出力ノードへ付加するか否かを制御する制御回路部とを備え、前記制御回路部からの切替え信号によって高速クロックの動作時には前記記憶回路部を前記出力ノードに付加しない状態とし、低速クロックの動作時には前記記憶回路部を前記出力ノードに付加した状態とするようにしたことを特徴とするダイナミック回路。
IPC (3件)：
G06F 1/04 301
, G11C 11/417
, H03K 19/096
