特許

J-GLOBAL ID：200903077125418323

PR4等化サンプリングデータ検出チャネルにおけるEPR4検出器およびEPR4検出方法ならびにデジタル情報記憶および検索チャネル

発明者： ケリー・ケイ・フィッツパトリック
出願人/特許権者： クウォンタム・コーポレイション
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-132084
公開番号（公開出願番号）：特開平9-018356
出願日： 1996年05月27日
公開日（公表日）： 1997年01月17日
要約：

【要約】【課題】 EPR4チャネルに対する複雑度の低いポストプロセッサを実現する。【解決手段】 EPR4検出器は、PR4ビタビ検出器と、PR4ビタビの出力での推定された出力シーケンスを向上させるためのEPR4ポストプロセッサとを含む。PR4ビタビ検出器は、PR4トレリスを通る経路に従い、コード化されたデジタル情報のデジタル推定をチャネルに生成し、かつPR4トレリスを通るその他の経路に関連するその他の経路情報を生成する。EPR4ポストプロセッサは、PR4経路記憶回路と、エラー事象選択回路と、経路訂正回路とを有する。

請求項（抜粋）：

PR4等化サンプリングデータ検出チャネルにおけるEPR4検出器であって、PR4トレリスを通る決定された経路に対応するコード化されたデジタル情報の値の推定されたシーケンスを発生するため、およびPR4トレリスを通るその他の経路に関連するその他の経路情報を発生するための、PR4等化サンプリングデータ検出チャネルからデジタルサンプルを受取るために接続されるPR4ビタビ検出器と、PR4ビタビ検出器およびPR4等化サンプリングデータ検出チャネルに接続されるポストプロセッサとを含み、ポストプロセッサは、EPR4トレリスを通る状態のシーケンスを含むPR4経路を特定するコード化されたデジタル情報の値の推定されたシーケンスを受取りストアするためのPR4経路記憶回路と、1組のエラー事象からの重複しないエラー事象を選択するためにPR4ビタビ検出器からその他の経路情報を受取るためのエラー事象選択回路と、EPR4トレリスを通るPR4経路から分岐する重複しないエラー事象を訂正するため、およびコード化されたデジタル情報の値の推定されたシーケンスの訂正されたものを出力するための、PR4経路記憶回路およびエラー事象選択回路に接続される経路訂正回路とを備える、EPR4検出器。

IPC (6件)：

H03M 13/12 ,  G11B 5/09 321 ,  G11B 20/18 534 ,  G11B 20/18 570 ,  G11B 20/18 572 ,  G11B 20/18

FI (6件)：

H03M 13/12 ,  G11B 5/09 321 Z ,  G11B 20/18 534 A ,  G11B 20/18 570 F ,  G11B 20/18 572 B ,  G11B 20/18 572 F