スイッチトキャパシタサンプルホールド回路

発明者： ,
出願人/特許権者：
代理人 (1件)：小鍜治明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-119743
公開番号（公開出願番号）：特開平6-334483
出願日： 1993年05月21日
公開日（公表日）： 1994年12月02日
要約：

【要約】【目的】スイッチトキャパシタサンプルホールド回路において、クロックフィードスルーにより出力に生じる誤差電圧を補償回路を設けることによって補償する。【構成】第1のクロックがオンの期間に導通するアナログスイッチ11を介して一端を演算増幅器5の非反転入力に接続され他の一端を前記基準電圧に接続された第3のキャパシタ9と、この第3のキャパシタと並列接続され前記第2のクロックがオンの期間に導通して前記第3のキャパシタを短絡するアナログスイッチ10と、一端を前記非反転入力に接続され他の一端を前記基準電圧に接続された第4のキャパシタ13とを有する補償回路を備えたことを特徴とする。

請求項（抜粋）：

所定の周期でかつ位相の異なる第1及び第2のクロックを受けて、前記第1のクロックがオンの期間に導通するアナログスイッチを介して反転入力端子に接続される第1のキャパシタから、前記第2のクロックがオンの期間に充電された電荷を前記反転入力端子と出力端子との間に接続された第2のキャパシタに放電して出力電圧を更新する演算増幅器を有し、基準電圧に対する入力電圧をサンプルホールドするスイッチトキャパシタサンプルホールド回路であって、前記第1のクロックがオンの期間に導通するアナログスイッチを介して一端を前記演算増幅器の非反転入力に接続され他の一端を前記基準電圧に接続された第3のキャパシタと、この第3のキャパシタと並列接続され前記第2のクロックがオンの期間に導通して前記第3のキャパシタを短絡するアナログスイッチと、一端を前記非反転入力に接続され他の一端を前記基準電圧に接続された第4のキャパシタとを有する補償回路を備えたことを特徴とするスイッチトキャパシタサンプルホールド回路。

引用特許：

審査官引用 (5件)

特開平1-272312
特開昭59-023615
特開昭61-179610

全件表示

前のページに戻る