特許

J-GLOBAL ID：200903077216197311

レベルシフト型スタティックランダムアクセスメモリセル

発明者： タ-ペン・グオ ,  アデイ・スリニバサン
出願人/特許権者： アプテイクス・コーポレイシヨン
代理人 (1件)： 川口 義雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-172349
公開番号（公開出願番号）：特開平6-089581
出願日： 1993年06月17日
公開日（公表日）： 1994年03月29日
要約：

【要約】 (修正有)【目的】 内蔵レベルシフタを備え且つ静止電力消費を生じないスタティックメモリセルを提供する。【構成】 高電圧に接続されたソースと第1のNMOSトランジスタ(N-TR)のドレインに接続された第1のP-TRを有する1段を含み、第1のN-TRのソースは第2のN-TRのドレインに、第2のN-TRのソースはVSSに接続されている。第2段はVHSに接続されたソースと第3のN-TRのドレインに接続された第2のP-TRを含む。第3のN-TRのソースは第4のN-TRのドレインに、第4のN-TRのソースはVSSに接続されている。第1及び第2のP-TRのゲートは交互結合され、第2及び第4のN-TRも同様である。第1及び第3のN-TRのゲートは、通常5VのVDDに接続され、第1及び第2のP-TRはVHSにバイアスされたnウェル中に形成される。第2のN-TRのドレインには、ワードラインに接続されたゲートを有する第5のN-TRを介してビットラインが結合される。

請求項（抜粋）：

第1の電源線電位及び第2の電源線電位に夫々実質的に等しい第1組の高低論理状態電圧で動作するビットライン及びワードラインに結合可能なレベルシフト型スタティックランダムアクセスメモリセルであって、該レベルシフト型スタティックランダムアクセスメモリセルが、第3の高電圧電源線電位及び前記第2の電源線電位に実質的に等しい第2組の高低論理状態電圧で動作する少なくとも1つの出力ノードを有しており、前記セルが、前記第3の高電圧電源線電位に接続されたソース、ドレイン及びゲートを有す第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのドレインに接続されたドレイン、前記第1の電源線電位に接続されたゲート及びソースを有する第1のNチャネルMOSトランジスタと、前記第1のNチャネルMOSトランジスタのソースに接続されたドレイン、前記第2の電源線電位に接続されたソース及びゲートを有する第2のNチャネルMOSトランジスタと、前記第3の高電圧電源線電位に接続されたソース、前記第1のPチャネルMOSトランジスタのゲートに接続されたドレイン及び前記第1のPチャネルMOSトランジスタのドレインに接続されたゲートを有する第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのドレインに接続されたドレイン、前記第1の電源線電位に接続されたゲート及び前記第2のNチャネルMOSトランジスタのゲートに接続されたソースを有する第3のNチャネルMOSトランジスタと、前記第3のNチャネルMOSトランジスタのソースに接続されたドレイン、前記第2の電源線電位に接続されたソース及び前記第1のNチャネルMOSトランジスタのソースに接続されたゲートを有する第4のNチャネルMOSトランジスタとを備えており、前記第1及び第2のPチャネルMOSトランジスタがnウェル中に作製されており、前記nウェルが前記第3の高電圧電源線電位ににバイアスされていることを特徴とするレベルシフト型スタティックランダムアクセスメモリセル。