特許
J-GLOBAL ID：200903077226600050
集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-060995
公開番号（公開出願番号）：特開平7-270494
出願日： 1994年03月30日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】 テスト用の端子と兼用させるシステム端子に対して、通常動作時の遅延時間の発生を最小に抑制する。【構成】 直列接続されるD型フリップフロップ8、9と、D型フリップフロップ9の出力データまたは他のパスからのスキャンアウト信号PSOのいずれかを選択するマルチプレクサ7とにより形成されるテスト用のパスと、システム用のパスをマルチプレクサ6により選択できるようにし、複数の内部回路と複数のシステム端子の間にシステムデータ用のパスが形成されている場合は、マルチプレクサ6の最小の遅延時間でデータを流し、マルチプレクサ6によりテスト用のパスが形成されている場合に、マルチプレクサ7により他のテスト用のパスからのスキャンアウト信号PSOが選択されている場合は、複数のテスト用のパスが直列に接続され、マルチプレクサ7により、D型フリップフロップ9の出力データが選択された場合、テスト用のパスが複数形成され、並列動作によりシステム端子を経由した高速のテストが可能となる。
請求項（抜粋）：
内部回路と、システム出力端子と、前記内部回路と前記システム出力端子との間に接続された出力側のバウンダリスキャン回路と、内部スキャン回路と、を備え、前記バウンダリスキャン回路は、前記内部回路からの出力信号をそのまま通すスルーパスと、テスト回路を組み込んだテストパスと、前記テストパスからの第1出力と前記内部スキャン回路からの第2出力のいずれかを選択的に出力する第1切換手段と、前記第1切換手段からの出力と前記スルーパスからの出力のいずれかを選択的に出力して前記システム出力端子に加える第2切換手段と、を有するものとして構成されている集積回路装置。
IPC (2件)：
FI (2件)：
G01R 31/28 V
, G01R 31/28 G
