特許
J-GLOBAL ID：200903077266483196
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-175390
公開番号（公開出願番号）：特開平6-019574
出願日： 1992年07月02日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】 ユーザーが情報処理装置のCPUを、より高機能のCPUにグレードアップする際、前記高機能のCPUに対応したCLK及び対応する制御信号を出力できる情報処理装置を提供することを目的とする。【構成】 本発明の情報処理装置は、グレードアップされた第2のCPUに対応するCLKを出力する手段と、前記第2のCPUのCLK周波数及びメモリのアクセススピードによってCPUに対するREADY信号の生成回路を切り換える手段を有し、又、第1のCPUに第2のCPUが付加あるいは交換されたことを示す検出信号が出力されると第2のCPUに対応するCLK及びREADY信号を自動的に変更する手段とを有する。又、検出信号が出力されると第2のCPUに対応してCPUの信号線を入れ換え、第1のCPUのCLK信号を止める。
請求項（抜粋）：
第1のCPUと、前記第1のCPUと異なるクロック周波数で動作する第2のCPUを前記第1のCPUに付加または前記第1のCPUと交換可能な情報処理装置において、前記第2のCPUのクロック周波数に対応するクロックを出力する手段と、前記情報処理装置のメモリのアクセススピードまたは前記第2のCPUのクロック周波数の少なくともいずれか一方によって、前記第2のCPUのクロックのカウント数を切り換えて、前記第2のCPUに対応するCPUサイクル終了信号(以下READY信号とする)を生成する手段と、を有することを特徴とする情報処理装置。
IPC (2件)：
G06F 1/06
, G06F 13/42 350
