特許
J-GLOBAL ID：200903077269559916
回路機能検査処理方式
発明者：
,
出願人/特許権者：
代理人 (1件)：
長谷川 文廣 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-064263
公開番号（公開出願番号）：特開平5-264656
出願日： 1992年03月19日
公開日（公表日）： 1993年10月12日
要約：
【要約】【目的】本発明は、スキャンパス法に従って被検査回路ブロックの回路機能を検査する回路機能検査処理方式に関し、テストデータ数の低減を目的とする。【構成】被検査回路ブロックの入出力段に設けられるスキャン・フリップフロップのグループ対応に備えられ、これらのスキャン・フリップフロップへの入力スキャンパスと、これらのスキャン・フリップフロップからの出力スキャンパスとを入力として、指示される選択モードに従っていずれか一方のスキャンパスを選択して後段のスキャン・フリップフロップのスキャンパスに接続するセレクタ手段4と、セレクタ手段4の選択モードの制御信号を発生する制御手段5とを備え、制御手段5の発生する制御信号に従ってセレクタ手段4を制御することで、スキャンパスに接続されるスキャン・フリップフロップの個数を変化させつつ、被検査回路ブロックの回路機能を検査していくように構成する。
請求項（抜粋）：
検査対象となる複数の被検査回路ブロックの入出力段にスキャン・フリップフロップ回路を設けるとともに、該スキャン・フリップフロップ回路をシリアル接続するスキャンパスを設け、入力段のスキャン・フリップフロップ回路にテストデータを与えて、該テストデータに応答して出力されて出力段のスキャン・フリップフロップ回路にセットされる出力データを、該スキャンパスを介して読み出していくことで、被検査回路ブロックの回路機能を検査していく構成を採る回路機能検査処理方式において、被検査回路ブロックの入出力段に設けられるスキャン・フリップフロップ回路のグループ対応に備えられ、該グループのスキャン・フリップフロップ回路への入力スキャンパスと、該スキャン・フリップフロップ回路からの出力スキャンパスとを入力として、指示される選択モードに従っていずれか一方のスキャンパスを選択して後段のスキャン・フリップフロップ回路のスキャンパスに接続するセレクタ手段(4) と、上記セレクタ手段(4) の選択モードを制御する制御信号を発生する制御手段(5) とを備え、上記制御手段(5) の発生する制御信号に従って上記セレクタ手段(4) を制御することで、スキャンパスに接続されるスキャン・フリップフロップ回路の個数を変化させつつ、被検査回路ブロックの回路機能を検査していくよう処理することを、特徴とする回路機能検査処理方式。
引用特許：
前のページに戻る
