半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-070867
公開番号（公開出願番号）：特開2002-270841
出願日： 2001年03月13日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】トレンチゲート構造の半導体装置において、トレンチ間隔の縮小が図れるようにする。【解決手段】ゲート電極6を配置するためのトレンチ4aと同時にトレンチ4bを形成する。そして、トレンチ4aの内壁にゲート絶縁膜5を形成した後、各トレンチ4a、4bを埋め込むようにポリシリコン膜を成膜する。そして、ポリシリコン膜を平坦化したのち、トレンチ4aを埋め込んだポリシリコン層によってゲート電極6を形成すると共に、トレンチ4bを埋め込んだポリシリコン層によってp+型ボディ層7を形成する。

請求項（抜粋）：

第1導電型の半導体層(1b)が備えられた基板(1a)と、前記半導体層上に形成された第2導電型のベース領域(2)と、前記ベース領域上に形成された第1導電型のソース領域(3)と、前記ソース領域及び前記ベース領域を貫通し、前記半導体層に達する第1、第2のトレンチ(4a、4b)と、前記第1のトレンチ内に形成されたゲート絶縁膜(5)と、前記第1のトレンチを埋め込むように、前記ゲート絶縁膜上に形成されたゲート電極(6)と、前記第2のトレンチを埋め込むように形成された第2導電型のボディ層(7)と、前記ゲート電極上に形成された層間絶縁膜(8)と、前記層間絶縁膜上に形成され、前記層間絶縁膜に形成されたコンタクトホール(8a)を介して前記ソース領域及び前記ボディ層に電気的に接続されたソース電極(9)とを備えていることを特徴とするトレンチゲート構造を有する半導体装置。

IPC (8件)：

H01L 29/78 653 , H01L 29/78 , H01L 29/78 655 , H01L 29/78 657 , H01L 27/04 , H01L 21/822 , H01L 21/329 , H01L 29/861

FI (7件)：

H01L 29/78 653 A , H01L 29/78 653 C , H01L 29/78 655 A , H01L 29/78 657 A , H01L 27/04 A , H01L 29/91 A , H01L 29/91 C

Fターム (5件)：

5F038AV04 , 5F038AV06 , 5F038AZ08 , 5F038CA02 , 5F038EZ20

引用特許：

審査官引用 (1件)

トレンチゲート半導体装置
公報種別：公表公報出願番号：特願2001-584496 出願人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ

前のページに戻る