特許
J-GLOBAL ID：200903077324437582
並列構造を有する画像復号装置のための画像データ分割回路
発明者：
出願人/特許権者：
代理人 (1件)：
朝日奈 宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-238560
公開番号（公開出願番号）：特開平6-225278
出願日： 1993年09月24日
公開日（公表日）： 1994年08月12日
要約：
【要約】【目的】 相異なるビット長さを有する、符号化された画像データを復号する装置に用いられるデータ分割回路を提供する。【構成】 ヘッダ検出回路は、画像符号装置のビットストリームから第1ヘッダ、第2ヘッダおよび第3ヘッダを検出し、検出されたヘッダによるクロックを出力する。ビットストリーム出力制御回路は前記クロックに同期されて、ビットストリームを所定のビットで並列出力するが、バッファ制御器51はビットストリーム出力回路の出力が先入先出バッファ53、54、55、56に選択的に印加されるように制御し、境界検出器23は復号器に印加されるスライス境界に沿って前記ビットストリーム出力制御回路の並列出力ビット数を制御することにより、復号器61、62、63、64各々が処理しなければならない符号画像データ量は、一つの復号器が処理しなければならない符号画像データ量より減少する。
請求項（抜粋）：
並列構造を有する映像復号装置に用いられるデータ分割回路として、少なくとも二つ以上の復号手段と、画像符号化装置のビットストリームを入力するシフトレジスターと、前記シフトレジスターからフレームの始まりを知らせる第1ヘッダと、一つのフレームを分割して分割された部分の始まりを知らせる第2ヘッダを検出して、第1ヘッダおよび第2ヘッダ検出信号として出力する第1ヘッダおよび第2ヘッダ検出部と、駆動信号に応じて前記シフトレジスターのビットストリームから前記第2ヘッダにより分割された部分のフレーム内の位置を知らせる第3ヘッダ検出部と、前記第2ヘッダ検出信号に応じてクロック信号および駆動信号を出力する制御部を備えるヘッダ検出手段と、前記制御部の駆動信号の印加数が前記復号手段各々が処理する第3ヘッダによる位置に該当するとき、計数制限信号を出力する境界検出手段と、前記制御部の駆動信号の印加数が前記復号手段の構成数に該当するとき、計数制限信号を出力する境界検出手段と、前記クロックに同期されて前記シフトレジスターのビットストリームを直列入力して所定のビットで並列出力し、前記計数制限信号にしたがって並列出力ビット数を可変するビットストリーム出力制御手段と、前記ビットストリーム出力制御手段のビットストリームを記録信号にしたがって入力して前記復号手段などのうち、対応する一つの復号手段に印加する二つ以上の先入先出バッファと、前記第3ヘッダ検出部の第3ヘッダによるフレーム内での位置にしたがって前記先入先出バッファに選択的に記録信号を印加する記録制御手段とを備える並列構造を有する画像データの復号装置のための画像データ分割回路。
IPC (2件)：
H04N 7/13
, G11B 20/12 103
