特許

J-GLOBAL ID：200903077330912322

強誘電体メモリ及びその製造方法

発明者： 中山 雅夫
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-098272
公開番号（公開出願番号）：特開2002-299579
出願日： 2001年03月30日
公開日（公表日）： 2002年10月11日
要約：

【要約】【課題】 上部及び下部電極がショートしない強誘電体メモリ及びその製造方法を提供することにある。【解決手段】 強誘電体メモリの製造方法では、下部電極材料膜12上に形成された強誘電体材料膜14を、下部電極材料膜12が露出しないように、アンダーエッチングによってパターニングして、複数の強誘電体部22と、アンダーエッチング残膜24と、を形成する。また、アンダーエッチング残膜24及び下部電極材料膜12をエッチングによりパターニングする。2つ以上の強誘電体部22を囲む領域を1つの非エッチング領域として、その1つの非エッチング領域に、下部電極材料膜12から1つの下部電極28を形成する。

請求項（抜粋）：

(a)下部電極材料膜上に形成された強誘電体材料膜を、前記下部電極材料膜が露出しないように、アンダーエッチングによってパターニングして、複数の強誘電体部と、アンダーエッチング残膜と、を形成し、(b)前記アンダーエッチング残膜及び前記下部電極材料膜をエッチングによりパターニングすることを含み、前記(b)工程で、2つ以上の前記強誘電体部を囲む領域を1つの非エッチング領域として、前記1つの非エッチング領域に、前記下部電極材料膜から1つの下部電極を形成する強誘電体メモリの製造方法。

FI (2件)：

H01L 27/10 444 B ,  H01L 27/10 444 Z

Fターム (10件)：

5F083FR01 ,  5F083FR02 ,  5F083JA07 ,  5F083JA14 ,  5F083JA15 ,  5F083JA38 ,  5F083JA43 ,  5F083LA12 ,  5F083LA16 ,  5F083NA08