半導体記憶装置およびその書き換え方法

発明者：
出願人/特許権者：
代理人 (1件)：小鍜治明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-049238
公開番号（公開出願番号）：特開平5-251669
出願日： 1992年03月06日
公開日（公表日）： 1993年09月28日
要約：

【要約】【目的】 NAND型のMNOSメモリセルにおいて、書き込み禁止モード時に、弱い書き込みを起こりにくくする。【構成】 NAND型のMNOSメモリセルをPN接合で電気的に分離された分離領域に設置するように構成し、上記PN接合に逆バイアスを印加した後に、書き込み動作を行なう。このような構成および書き換え方法により、MNOSゲート下に熱的に湧き出している電子を基板側に放出させることが可能となり、従来のNAND型のMNOSメモリセルにおける書き込み禁止モード時の問題であった弱い書き込みを防ぐことが可能となる。

請求項（抜粋）：

一導電型半導体基板と、PN接合により分離された前記基板と反対導電型の分離領域を備え、前記分離領域内に形成された前記分離領域と反対導電型のソース領域とドレイン領域とを備え、前記ソース領域とドレイン領域との間の前記分離領域表面上に薄い酸化シリコン膜を備え、前記薄い酸化シリコン膜上に少なくとも一層の絶縁膜を備え、前記絶縁膜上の前記ソース領域とドレイン領域を結ぶ線上に並設された複数のゲートとから形成されたメモリセルブロックを備えたことを特徴とする半導体記憶装置。

IPC (6件)：

H01L 27/115 , G11C 16/02 , G11C 16/06 , H01L 21/76 , H01L 29/788 , H01L 29/792

FI (4件)：

H01L 27/10 434 , G11C 17/00 307 E , G11C 17/00 309 A , H01L 29/78 371

前のページに戻る