特許

J-GLOBAL ID：200903077342429520

半導体素子およびそれを用いた半導体装置

発明者： 中山 和也
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-132104
公開番号（公開出願番号）：特開平7-335878
出願日： 1994年06月14日
公開日（公表日）： 1995年12月22日
要約：

【要約】【目的】 論理動作可能な制御用素子構造等を含めて、素子の面積効率の向上を図った半導体素子、さらには制御用素子構造等の耐圧化を図ることにより、電力素子等と同一基板に形成することを可能にした半導体素子を提供する。【構成】 半導体基板11に形成されたトレンチ溝16の側壁および底面の任意の位置に、複数の拡散領域22、23、24を設けると共に、トレンチ溝16内に独立して制御可能な複数のゲート電極26、27を埋め込む。また、各拡散領域22、23、24に接続された電極構造を設ける。複数の拡散領域22、23、24にて、複数の制御用ゲート回路を構成することによって、例えばMOSFETのゲート電極17を制御する。

請求項（抜粋）：

半導体基板に形成されたトレンチ溝の側壁および底面の任意の位置に設けられた複数の拡散領域と、前記トレンチ溝内に埋め込まれたゲート電極と、前記拡散領域に接続された電極構造とを具備し、前記複数の拡散領域により複数のゲート回路が構成されていることを特徴とする半導体素子。

IPC (2件)：

H01L 29/78 ,  H01L 29/41

FI (2件)：

H01L 29/78 321 W ,  H01L 29/44 B

引用特許：

審査官引用 (4件)

• 特開昭61-023360
  
• 特開昭63-289870
  
• 特開昭62-118562
  
• 特開昭60-007170