特許

J-GLOBAL ID：200903077356672702

MOS型半導体装置の製造方法

発明者： 井上 恭典 ,  後藤 隆 ,  井原 良和 ,  池田 典弘
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平4-139734
公開番号（公開出願番号）：特開平5-308055
出願日： 1992年04月30日
公開日（公表日）： 1993年11月19日
要約：

【要約】【目的】 ゲート酸化膜の劣化を招くことなくゲート電極配線を形成することができるMOS型半導体装置の製造方法を提供する。【構成】 半導体基板1上に、ゲート酸化膜2、ゲート電極膜3およびレジストマスクパターン4を形成した後、有磁場高密度プラズマ5によりゲート電極膜3を途中までエッチングする。続いて、無磁場低密度プラズマ6にて、ゲート電極膜3を最後までエッチングした後、レジストマスクパターン4を剥離する。これにより、MOS型半導体装置配線パターン形成時の帯電を抑制して、注入電荷量を低減し、この結果ゲート酸化膜の劣化防止が可能となる。

請求項（抜粋）：

半導体基板上に、ゲート酸化膜を成膜する工程とゲート配線材料を形成する工程とを含むMOS型半導体装置の製造方法において、マグネトロン励起反応性ドライエッチングを用いて、ゲート電極に接続された金属配線をパターン形成するに際し、有磁場高密度プラズマエッチングを行いパターンが完全に分離する前に、この有磁場高密度プラズマエッチングから無磁場低密度プラズマエッチングに切り替えてパターン形成を行うことを特徴とするMOS型半導体装置の製造方法。

IPC (5件)：

H01L 21/28 ,  H01L 21/302 ,  H01L 29/62 ,  H01L 21/336 ,  H01L 29/784

FI (2件)：

H01L 29/78 301 P ,  H01L 29/78 301 G