特許

J-GLOBAL ID：200903077371244172

2レベルのポリシリコンEEPROMメモリ・セル並びにそのプログラミング方法及び製造方法、集積されたEEPROM記憶回路、EEPROMメモリ・セル及びそのプログラミング方法

発明者： フェデリコ・ピオ ,  カルロ・リーバ
出願人/特許権者： エスジーエス-トムソン・マイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ
代理人 (1件)： 曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-022818
公開番号（公開出願番号）：特開平7-045730
出願日： 1994年02月21日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】 トンネル酸化物の劣化を低減しながら記憶回路の信頼性及び寿命を増大する。【構成】 選択トランジスタ14と直列接続され且つ浮動ゲート12の上層にある制御ゲート15及びこれらゲート間の誘電層11を有する浮動ゲート・トランジスタを備えたタイプの2レベルのポリシリコンEEPROMメモリ・セルであって、n-型領域18及びn+型領域19から成る領域10を有している。

請求項（抜粋）：

選択トランジスタと直列接続され且つ浮動ゲートの上層にある制御ゲート及びこれらゲート間の誘電層を有する浮動ゲート・トランジスタを備えたタイプの2レベルのポリシリコンEEPROMメモリ・セルにおいて、前記セル形成トランジスタは、それぞれドレイン及びソース活性領域を含み、各領域が異なる少なくとも2つの濃度を持つ1つの同一ドーパントの2重注入で形成された領域として形成されることを特徴とするメモリ・セル。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

審査官引用 (2件)

• 特開昭64-081272
  
• 特開平4-123471