特許
J-GLOBAL ID：200903077380990790
半導体集積回路装置の製造方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-295255
公開番号（公開出願番号）：特開平7-147396
出願日： 1993年11月25日
公開日（公表日）： 1995年06月06日
要約：
【要約】【構成】 第1の導電型の半導体基板に素子分離絶縁膜を形成し、ゲート絶縁膜と、ゲート電極を形成し、酸化処理を行いゲート電極の表面にポリシリ酸化膜を形成し、ゲート電極の整合した領域に第2の導電型の中濃度領域21を形成し、ポリシリ酸化膜を除去し、ゲート電極の整合した領域に第2の導電型の低濃度領域19を形成し、ゲート電極の側壁にサイドウォールを形成し、ゲート電極とサイドウォールとの整合した領域に第2の導電型の高濃度領域23を形成し、層間絶縁膜を形成し、層間絶縁膜29にコンタクトホールを形成し、配線33を形成する工程とを有する。【効果】 従来の製造方法のように、熱拡散工程を必要としない。さらに三重拡散構造を精度よく形成することが可能な製造方法を提供することができる。
請求項（抜粋）：
第1の導電型の半導体基板に素子分離絶縁膜を形成し、ゲート絶縁膜を形成し、ゲート電極を形成する工程と、酸化処理を行いゲート電極の表面にポリシリ酸化膜を形成する工程と、ゲート電極とポリシリ酸化膜との整合した領域に第2の導電型の中濃度領域を形成する工程と、ポリシリ酸化膜を除去し、ゲート電極の整合した領域に第2の導電型の低濃度領域を形成する工程と、絶縁膜を全面に形成し、異方性エッチングを行うことによりゲート電極の側壁にサイドウォールを形成し、ゲート電極とサイドウォールとの整合した領域に第2の導電型の高濃度領域を形成する工程と、層間絶縁膜を形成し、層間絶縁膜にコンタクトホールを形成し、配線を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
IPC (2件)：
前のページに戻る
