半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：布施行夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-315589
公開番号（公開出願番号）：特開平10-144660
出願日： 1996年11月12日
公開日（公表日）： 1998年05月29日
要約：

【要約】【課題】フォトリソグラフィー技術やRIE装置の加工精度によらない、極めて微細なトレンチ幅を実現する、新規な半導体装置の製造方法を提供することにある。【解決手段】第1および第2の絶縁膜230,250によりシリコン系の膜を挟む(埋め込む)構造を形成し、RIEによりシリコン系の膜を除去することによって、自動的にエッチングマスクが形成され、しかも、そのRIEを続行することにより、半導体基板の選択的エッチング(つまりトレンチの形成)も連続して行われる。0.5μm以下の超微細なトレンチ形成が可能である。

請求項（抜粋）：

半導体基板上に第1の膜を形成した後、この第1の膜を選択的に除去して開口部を形成する工程と、前記開口部における前記第1の膜の側壁部に接する第2の膜を形成する工程と、前記開口部において第3の膜を形成し、前記第2の膜を前記第1および第3の膜で挟む構造を形成する工程と、前記第2の膜をドライエッチングにより除去して前記第1および第3の膜との間に空隙を形成し、さらに、前記半導体基板の前記空隙の下に位置する部分をエッチングしてトレンチを形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3065 , C23F 4/00 , H01L 21/76

FI (3件)：

H01L 21/302 J , C23F 4/00 C , H01L 21/76 N

前のページに戻る