センスアンプ駆動制御回路

発明者：
出願人/特許権者：
代理人 (1件)：笹島富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-000532
公開番号（公開出願番号）：特開平10-199255
出願日： 1998年01月05日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】電力消耗を低減し、動作速度を改善し、バーン・イン・テスト時もメモリ素子に損傷を与えない信頼性の高い半導体メモリ装置のセンスアンプ駆動制御回路を提供する。【解決手段】第2駆動ラインSNCBに負電圧VSSを供給する第1スイッチング素子66と、第1駆動ラインSPCに内部電圧VDDを供給する第2スイッチング素子64と、前記第1駆動ラインSPCに外部電圧VCCを供給する第3スイッチング素子62と、制御信号SN、CVに基づいてイネーブルされ第1駆動ライン電圧値と基準電圧VREFを比較する比較器65とを備え、制御信号SN、CVの入力で第1〜第3スイッチング素子62〜66がターンオンし、第1駆動ライン電圧値が基準電圧VREF以上になると比較器65の出力で、第3スイッチング素子62がターンオフする。

請求項（抜粋）：

メモリ・セル・アレーの各ビットライン対にそれぞれ接続する各センスアンプ内のプルアップ・ノードとプルダウン・ノードへの電圧供給を制御信号に基づいて制御し、センスアンプを駆動制御するセンスアンプ駆動制御回路において、前記センスアンプのプルダウン・ノードに第1電圧を供給する第1スイッチング素子と、前記センスアンプのプルアップ・ノードに前記第1電圧より高い第2電圧を供給する第2スイッチング素子と、前記センスアンプのプルアップ・ノードに前記第2電圧より高い第3電圧を供給する第3スイッチング素子と、前記制御信号に基づいてイネーブルされ、前記プルアップ・ノードの電圧と、前記第2電圧より高く前記第3電圧より低い第4電圧とを比較する比較器とを備え、前記第2スイッチング素子と第3スイッチング素子は互いに並列に接続されて前記プルアップ・ノードに接続し、前記第1及び第2スイッチング素子は、前記制御信号の入力によりターンオンし、前記比較器は、イネーブル時に前記プルアップ・ノード電圧が第4電圧より低い時に前記第3スイッチング素子をターンオンし、前記プルアップ・ノード電圧が第4電圧以上の時に前記第3スイッチング素子をターンオフし、前記イネーブル期間が前記第1スイッチング素子のオン制御時間より短い構成であることを特徴とするセンスアンプ駆動制御回路。

IPC (3件)：

G11C 11/409 , G11C 11/401 , G11C 29/00 671

FI (3件)：

G11C 11/34 353 E , G11C 29/00 671 F , G11C 11/34 371 A

前のページに戻る