特許

J-GLOBAL ID：200903077394718112

センスアンプ回路

発明者： ▲高▼橋 昭博
出願人/特許権者： 宮崎沖電気株式会社 ,  沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平6-003552
公開番号（公開出願番号）：特開平7-211083
出願日： 1994年01月18日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】 ビット線の電圧レベルが低い場合でも高速かつ安定した動作が行えるセンスアンプ回路を提供すること。【構成】 PMOSトランジスタTr6は、スイッチングトランジスタTr2とソース、ドレインが共通で、ゲートがビット線2に接続され、またPMOSトランジスタTr7は、スイッチングトランジスタTr4とソース、ドレインが共通で、ゲートがビット線1に接続される。これにより、たとえば出力端子outより“H”レベル出力の場合(ビット線1が“H”,ビット線2が“L”)、スイッチングトランジスタTr2がonする前にスイッチングトランジスタTr6をonさせることができ、スイッチングトランジスタTr2だけの時より遅延を小さく、かつ確実にできる。端子outより“L”レベル出力の場合(ビット線1が“L”,ビット線2が“H”)も同様である。

請求項（抜粋）：

1組の相反する電圧レベルを入力する第1のビット線および第2のビット線をゲート入力にもつセンスアンプ回路において、第1のビット線をゲート入力とするNMOSトランジスタと第2のビット線をゲート入力とするPMOSトランジスタを共通ドレイン接続、共通ソース接続した第1のスイッチ手段と、第2のビット線をゲート入力とするNMOSトランジスタと第1のビット線をゲート入力とするPMOSトランジスタを共通ドレイン接続、共通ソース接続した第2のスイッチ手段とを有することを特徴とするセンスアンプ回路。

IPC (4件)：

G11C 11/419 ,  G11C 11/409 ,  G11C 16/06 ,  H03F 3/45

FI (3件)：

G11C 11/34 311 ,  G11C 11/34 353 A ,  G11C 17/00 520 B