特許

J-GLOBAL ID：200903077400753367

スキャンパス設計方式

発明者： 渡辺 純子
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 境 廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平4-130099
公開番号（公開出願番号）：特開平5-298392
出願日： 1992年04月23日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 CADシステムに於いて、論理回路の機能記述中にスキャンパス記述を自動的に挿入できるようにする。【構成】 機能記述解析手段2はスキャンパス記述が記載されていない論理回路の機能記述1を解析し、それに記載されているレジスタ名を含むレジスタ情報3を抽出する。レジスタ情報編集手段5はスキャンパスを構成するレジスタの接続順序を指定するスキャン挿入指定4に基づいてレジスタ情報に各レジスタの接続関係を示す情報を付加する。スキャンパス記述挿入手段6は機能記述1とレジスタ情報3とに基づいて機能記述1にスキャンパス記述を挿入することによりスキャン付機能記述7を作成し、論理合成手段8はスキャン付機能記述7をゲートレベルの回路記述9に変換する。

請求項（抜粋）：

スキャンパス記述が記載されていない論理回路の機能記述を解析し、前記機能記述に記載されているレジスタのレジスタ名を含むレジスタ情報を抽出する機能記述解析手段と、スキャンパスを構成するレジスタの接続順を指定するスキャン挿入指定に従って前記機能記述解析手段が抽出したレジスタ情報中の各レジスタ名に対応付けてそのレジスタ名を有するレジスタの他のレジスタとの接続関係を示す情報を付加するレジスタ情報編集手段と、前記スキャンパス記述が記載されていない機能記述と前記レジスタ情報編集手段によって接続関係を示す情報が付加されたレジスタ情報とに基づいて前記機能記述にスキャンパス記述を挿入するスキャンパス記述挿入手段とを含むことを特徴とするスキャンパス設計方式。

IPC (5件)：

G06F 15/60 360 ,  G01R 31/28 ,  G06F 11/22 330 ,  G06F 11/22 360 ,  G06F 11/26 310