特許
J-GLOBAL ID：200903077403361397
半導体装置の検査パターンおよび半導体装置の検査方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-149586
公開番号（公開出願番号）：特開平10-340936
出願日： 1997年06月06日
公開日（公表日）： 1998年12月22日
要約：
【要約】【課題】 コンタクトホールやスルーホールの埋め込み不良の検出を、短時間で容易に検知する半導体装置の検査パターンおよび検査方法を提供する。【解決手段】 半導体基板1に製品領域と検査領域とを形成し、製品領域にコンタクトホール4を設け、検査領域に検査パターン溝11を設ける。次いでコンタクトホール4と検査パターン溝11とを金属材料5で埋め込みつつ半導体基板の表面全体に金属膜を成膜する。次に、この金属膜を選択的にエッチングすることにより、製品領域に金属配線6を形成するとともに検査パターン溝11の断面を露出させる。この断面のボイドの有無を検査することにより埋め込みの良否を検査する。
請求項（抜粋）：
半導体基板上に、一または二以上の溝状開口部が設けられた絶縁膜を有し、該溝状開口部に金属材料が埋め込まれ、前記溝状開口部と交差するように前記金属材料の断面が露出したことを特徴とする半導体装置の検査パターン。
IPC (2件)：
FI (3件)：
H01L 21/66 S
, H01L 21/66 Y
, G01N 23/225
