特許
J-GLOBAL ID：200903077405879180
同期型半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-047910
公開番号（公開出願番号）：特開平10-247384
出願日： 1997年03月03日
公開日（公表日）： 1998年09月14日
要約：
【要約】【課題】 リフレッシュ動作中にもデータのアクセスが可能となるSDRAMを提供する。【解決手段】 スイッチ11,12は、バンクリフレッシュ信号φBANKREFが活性化している場合には、リフレッシュバンク設定信号φREFADDで指定されるリフレッシュアドレスカウンタ6a,6bが選択される。内部バンクアドレスint.BAがリフレッシュバンク設定信号φREFADDとしてスイッチ12を制御し、内部バンクアドレスint.BAによって指定されるバンクのリフレッシュアドレスカウンタ6a(あるいは6b)がリフレッシュクロックφREFCLKによってカウント動作を行う。またリフレッシュアドレスRef.Add_A<0:10>及びRef.Add_B<0:10>のうち、更新される方がスイッチ11によって出力される。
請求項（抜粋）：
少なくとも一つのバンクを含む複数のバンク群から構成されるメモリアレイを備える同期型半導体記憶装置であって、(a)前記複数のバンク群の各々に対応したリフレッシュアドレスカウンタと、(b)リフレッシュ動作を指定する場合に活性化される第1の信号と、前記リフレッシュ動作に含まれる特殊リフレッシュ動作を指定する場合に活性化される第2の信号とを入力し、(b-1)前記第2の信号が活性化していない場合には前記第1の信号が活性化する度に接続関係を異ならせ、(b-2)前記第2の信号が活性化している場合には外部から前記複数のバンク群の一つを指定するバンクアドレスに応じて前記接続関係を決定することにより、前記リフレッシュアドレスカウンタのいずれか一方にリフレッシュクロックを与える第1のスイッチと、(c)前記リフレッシュクロックが与えられた方の前記リフレッシュアドレスカウンタの出力を、前記メモリアレイをリフレッシュするリフレッシュアドレスとして採用する第2のスイッチとを備える同期型半導体記憶装置。
IPC (2件)：
G11C 11/406
, G11C 11/407
G11C 11/34 363 K
, G11C 11/34 362 S
