特許
J-GLOBAL ID：200903077416824965
パストランジスタバッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-151401
公開番号（公開出願番号）：特開平10-341145
出願日： 1997年06月09日
公開日（公表日）： 1998年12月22日
要約：
【要約】【課題】パストランジスタロジック回路において、パストランジスタツリー回路の信号を受けるバッファ回路は信号を帰還する方式の場合は信号が衝突する際の遅延と短絡電流が流れる課題があり、また信号を帰還しない単なるインバータ回路の場合には静止時においてリーク電流が流れるという課題があった。【解決手段】インバータ回路によりパストランジスタバッファ回路を構成するP型MOSFETのスレッショルド電圧を通常のP型MOSFETのスレッショルド電圧より高く設定して、確実にパストランジスタツリー回路を構成するN型MOSFETのスレッショルド電圧を越えるようにした。【効果】少ないトランジスタ数で、静止時のリーク電流もなく、信号同士の衝突による遅延と短絡電流がなく、かつ安定して製造しやすいパストランジスタ回路を含む集積回路装置が提供できる。
請求項（抜粋）：
a)絶縁ゲート電界効果型トランジスタを用い、第2導電型のトランジスタを複数個直列もしくは並列に多段に組み合わせて論理を形成するパストランジスタツリー回路と該回路の出力信号を反転するバッファ回路を少なくとも有するパストランジスタロジック半導体集積回路装置において、b)前記バッファ回路が第1導電型の絶縁ゲート電界効果型トランジスタと第2導電型の絶縁ゲート電界効果型トランジスタからなるインバータ回路で構成され、c)前記バッファ回路を構成する第1導電型の絶縁ゲート電界効果型トランジスタのスレッショルド電圧が前記パストランジスタロジック半導体集積回路装置で標準的に用いている第1導電型の絶縁ゲート電界効果型トランジスタのスレッショルド電圧より高いことを特徴とするパストランジスタバッファ回路。
IPC (3件)：
H03K 19/0175
, H03K 19/003
, H03K 19/0948
H03K 19/00 101 A
, H03K 19/003 Z
, H03K 19/094 B
