特許

J-GLOBAL ID：200903077435047457

不揮発性半導体記憶装置およびその製造方法

発明者： 白井 浩樹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平9-366921
公開番号（公開出願番号）：特開平11-195771
出願日： 1997年12月26日
公開日（公表日）： 1999年07月21日
要約：

【要約】 (修正有)【課題】 メモリセル部分のゲート酸化膜の信頼性を損なわず、膜厚の違うメモリセル部分のゲート酸化膜と周辺回路部分のゲート酸化膜を形成する。【解決手段】 フィールド酸化膜を形成し、素子形成領域に酸化膜を形成し、メモリセル領域に窒化膜を形成し、周辺回路領域の酸化膜厚を増大させた後、窒化膜及び酸化膜をエッチングし基板表面を露出させ、熱酸化を行いゲート酸化膜を形成する。セル領域に多結晶シリコン膜パターンを形成し、全面に絶縁膜を形成した後、周辺回路領域の絶縁膜を除去して表面を露出させ、熱酸化を行いゲート酸化膜を形成した後、全面に導電体膜を形成し、メモリセル領域の、導電体膜、絶縁膜及び多結晶シリコン膜パターンを順次パターニングして導電体膜からなる制御ゲート電極と多結晶シリコン膜パターンからなる浮遊ゲート電極を形成し、周辺回路額域において、導電体膜をパターニンして導電体膜からなるゲート電極を形成する。

請求項（抜粋）：

P型シリコン基板の表面の素子分離領域にフィールド酸化膜を形成し、該P型シリコン基板の表面の素子形成領域に熱酸化により酸化膜を形成した後に、全面に窒化膜を形成し、この窒化膜をメモリセル形成予定領域にのみ残して除去し、ついで、熱酸化を行い周辺回路予定額域の酸化膜の膜厚を増大させた後に、前記窒化膜上の酸化膜を除去し、かつ、前記窒化膜を除去し、ウェットエッチ法で全面の酸化膜をエッチングしメモリセル形成予定領域のみP型シリコン基板表面を露出させ、ついで、熱酸化を行いメモリセル形成予定領域にゲート酸化膜を形成した後に、全面に所要の不純物濃度を有するN型の多結晶シリコン膜を形成し、該多結晶シリコン膜をパターニングして所定の多結晶シリコン膜パターンを形成し、全面に絶縁膜を形成した後に、周辺回路予定領域の絶縁膜を除去してP型シリコン基板表面を露出させ、熱酸化を行い前記周辺回路予定領域にゲート酸化膜を形成した後に、全面に導電体膜を形成し、前記メモリセル形成予定領域の、該導電体膜、該絶縁膜、及び多結晶シリコン膜パターンを順次パターニングして該導電体膜からなる制御ゲート電極と該多結晶シリコン膜パターンからなる浮遊ゲート電極を形成し、さらに、周辺回路予定額域において、該導電体膜をパターニングして該導電体膜からなるゲート電極を形成してなることを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371