特許
J-GLOBAL ID:200903077439179595
DMOSトランジスタの極性保護回路
発明者:
,
出願人/特許権者:
代理人 (1件):
矢野 敏雄 (外4名)
公報種別:公表公報
出願番号(国際出願番号):特願2001-545375
公開番号(公開出願番号):特表2003-519903
出願日: 2000年11月17日
公開日(公表日): 2003年06月24日
要約:
【要約】DMOSトランジスタ(10)のドリフト領域(14)内に配置された電荷キャリア領域(30)が設けられており、この電荷キャリア領域(30)は互いに間隔をおいて配置され互いに導電接続された個々の部分電荷キャリア領域によって構成されている。この場合、電荷キャリア領域(30)はドリフト領域(14)とは逆の電荷キャリアドーピングを有しており、DMOSトランジスタ(10)のドレイン端子(24)に加わる電位に対し負の電位が、この電荷キャリア領域(30)に加えられ、それによって短絡電流が阻止されることになる。
請求項(抜粋):
DMOSトランジスタの極性保護回路において、 DMOSトランジスタ(10)のドリフト領域(14)に配置された電荷キャリア領域(30)が設けられており、該電荷キャリア領域(30)は互いに間隔をおいて配置され相互に導電接続された個々の部分電荷キャリア領域(32)から成り、 前記電荷キャリア領域(30)はドリフト領域(14)とは逆の電荷キャリアドーピングを有しており、該電荷キャリア領域(30)に、DMOSトランジスタ(10)のドレイン端子(24)に加わる電位に対し負の電位が加えられることを特徴とする、 DMOSトランジスタの極性保護回路。
IPC (4件):
H01L 29/78 652
, H01L 29/78
, H01L 29/78 657
, H01L 21/336
FI (7件):
H01L 29/78 652 H
, H01L 29/78 652 N
, H01L 29/78 652 S
, H01L 29/78 657 Z
, H01L 29/78 658 A
, H01L 29/78 658 E
, H01L 29/78 658 F
前のページに戻る