特許
J-GLOBAL ID:200903077439576527
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願平11-102160
公開番号(公開出願番号):特開2000-294498
出願日: 1999年04月09日
公開日(公表日): 2000年10月20日
要約:
【要約】【課題】本発明の課題は、リソグラフィ目的専用の反射防止膜を付加形成することによるコストアップおよび歩留まり低下を防止しつつ、寸法精度の高いアイソレーションを形成することである。【解決手段】所定の膜厚のシリコン酸化膜102,シリコン窒化膜103をSi基板上に被膜し、さらに別の反射防止膜を形成すること無しに、リソグラフィ工程を行なって、Siトレンチアイソレーションを形成する。【効果】簡便な工程で寸法精度の高いアイソレーション領域(電気的分離層)を形成することが可能となる。
請求項(抜粋):
基体上に、膜厚が10nm以上30nm以下のシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に、膜厚が70nm以上85nm以下のシリコン窒化膜を形成する工程と、前記シリコン窒化膜直上に、レジスト膜を形成する工程と、前記レジスト膜の所定の領域に、波長が250nm以下の露光光を照射する工程と、前記レジスト膜をパターニングする工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/027
, G03F 7/11 503
, H01L 21/3065
FI (4件):
H01L 21/30 574
, G03F 7/11 503
, H01L 21/30 502 Z
, H01L 21/302 H
Fターム (21件):
2H025AA03
, 2H025AB16
, 2H025AC08
, 2H025DA34
, 2H025EA06
, 5F004AA11
, 5F004BB04
, 5F004DB01
, 5F004DB03
, 5F004DB07
, 5F004EA06
, 5F004EA07
, 5F004EA22
, 5F004EA23
, 5F004EB04
, 5F046AA17
, 5F046CA04
, 5F046CA07
, 5F046PA03
, 5F046PA04
, 5F046PA12
前のページに戻る