特許
J-GLOBAL ID：200903077450704766
マッチドフィルタ装置
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-315771
公開番号（公開出願番号）：特開平9-135231
出願日： 1995年11月10日
公開日（公表日）： 1997年05月20日
要約：
【要約】【目的】 本発明はこのような従来の問題点を解消すべく創案されたもので、小規模かつ低消費電力であるとともに高速処理の可能なマッチドフィルタ装置を提供することを目的とする。【構成】 PN符号を(n-1)個おきにとったn系列の乗数をn個のマッチドフィルタ回路のそれぞれの乗数とし、これらn個のマッチドフィルタ回路をn組設備した各組への入力信号を1チップ時間ごとに巡回してサンプリングし、さらに全マッチドフィルタ回路の出力の和を算出するものである。
請求項（抜粋）：
時系列の複数のスペクトラム拡散信号に対して所定のPN符号を乗じ、その積算値を求めるマッチドフィルタ装置において;PN符号の個数をM、このMよりも小さい自然数をn、チップ時間をTc、Mをnの倍数とするとき、タップ数M/nのn個のマッチドフィルタ回路よりなるn組のマッチドフィルタグループであって、PN符号を(n-1)個おきにとった符号系列を各タップの乗数として各マッチドフィルタに設定し、かつ各マッチドフィルタ回路にはTcの時間ずつシフトしたn・Tc周期のサンプリングクロックを供給し、各マッチドフィルタグループは符号系列とサンプリングクロックの組合せが異なるように設定されているn組のマッチドフィルタグループと;各マッチドフィルタグループごとに設けられ、そのマッチドフィルタグループの全てのマッチドフィルタ回路の出力を加算する加算回路と;これら加算回路の出力を択一的に出力するマルチプレクサと;を備えていることを特徴とするマッチドフィルタ装置。
IPC (2件)：
FI (2件)：
H04J 13/00 A
, H03H 15/00
