特許

J-GLOBAL ID：200903077497932961

半導体集積回路

発明者： 安井 郁夫 ,  見学 徹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 大岩 増雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-037054
公開番号（公開出願番号）：特開平5-297061
出願日： 1991年03月04日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 アナログ・ディジタル混在の半導体集積回路のテストを効率良く行なう。【構成】 アナログ・ディジタル混在の半導体集積回路1内のD/Aコンバータ4のアナログ信号出力端子とA/Dコンバータ3のアナログ信号入力端子をアナログ入出力短絡スイッチ9に接続する。テスト時に、DSP2の制御でアナログ入出力短絡スイッチ9を短絡し、一連の基準ディジタルデータをD/Aコンバータ4のディジタル信号入力端子に与え、A/Dコンバータ3のディジタル信号出力端子から出力されるディジタルデータに対してF.F.T.を行なったものを予め求められた期待値と比較してA/Dコンバータ3,D/Aコンバータ4のテストを行なう。【効果】 アナログ・ディジタル混在の半導体集積回路のテストを外部に測定器を接続することなく容易に、また効率良く行なうことができる。

請求項（抜粋）：

アナログ信号をディジタルデータに変換するA/Dコンバータと、ディジタルデータをアナログ信号に変換するD/Aコンバータと、前記A/Dコンバータのアナログ信号入力端子と前記D/Aコンバータのアナログ信号出力端子との間に設けられた接続手段と、テスト時に前記接続手段を導通させ、前記D/Aコンバータのディジタルデータ入力端子に基準ディジタルデータを与え、前記A/Dコンバータのディジタルデータ出力端子から出力されるディジタルデータに基づき前記A/D及びD/Aコンバータの良否を判定する判定手段とを備える半導体集積回路。

IPC (5件)：

G01R 31/28 ,  H01L 21/66 ,  H01L 27/04 ,  H03M 1/12 ,  H03M 1/66

引用特許：

審査官引用 (3件)

• 特開平2-008760
  
• 特開昭63-209224
  
• 特開昭57-067327