特許

J-GLOBAL ID：200903077512252190

遅延回路

発明者： 山本 聡 ,  浦 智宏
出願人/特許権者： 日本モトローラ株式会社
代理人 (1件)： 井上 俊夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-225902
公開番号（公開出願番号）：特開平8-070241
出願日： 1994年08月26日
公開日（公表日）： 1996年03月12日
要約：

【要約】【目的】 待機時間を短縮し、高周波パルス信号に対応する遅延回路を提供すること。【構成】 入力端子Vinからの入力信号の反転信号を出力する第一インバータ回路2と、第一インバータ回路2の出力に基づいて遅延時間の時定数を決定する抵抗R及び容量CからなるRC時定数回路3と、RC時定数回路3の容量Cの充放電を促進する充放電回路4と、充放電回路4の入出力端の電位レベルが電位レベルVrefよりも低い場合、出力端より低電位レベルVssを出力し、充放電回路4の入出力端の電位レベルが電位レベルVrefよりも高い場合、出力端より高電位レベルVccを出力するコンパレータ5と、コンパレータ5の出力信号の反転信号を出力する第二インバータ回路6とを備えるように構成する。

請求項（抜粋）：

入力端子から入力されるパルス信号を所定時間経過後に出力端子より出力する遅延回路において、前記入力端子に入力端を接続するとともに、次段回路の入力端側に出力端を接続し、入力端から入力された信号の反転信号を出力端より出力する第一インバータ回路と、前記第一インバータ回路の出力端に入力端を接続するとともに、次段回路の入力端側に出力端を接続し、遅延時間の時定数を決定する抵抗及び容量からなるRC時定数回路と、前記RC時定数回路の出力端に入出力端を接続し、該RC時定数回路における容量の充放電を促進する充放電回路と、前記充放電回路の入出力端に入力端を接続するとともに、次段回路の入力端側に出力端を接続し、該充放電回路の入出力端の電位レベルが所定の電位レベルよりも低い場合、出力端より低電位レベルを出力し、一方、該充放電回路の入出力端の電位レベルが所定の電位レベルよりも高い場合、出力端より高電位レベルを出力するコンパレータと、前記コンパレータの出力端に入力端を接続するとともに、前記出力端子に出力端を接続し、入力端から入力された信号の反転信号を出力端より出力する第二インバータ回路と、を備えることを特徴とする遅延回路。

引用特許：

審査官引用 (4件)

• 特開平2-235432
  
• 特開平4-326811
  
• 特開平2-235432
  
• 特開平4-326811