特許

J-GLOBAL ID：200903077551201960

PECLバッファ

発明者： ハーマン ハエ-チン マ
出願人/特許権者： エスジーエス-トムソン マイクロエレクトロニクス, インコーポレイテッド
代理人 (1件)： 小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-290074
公開番号（公開出願番号）：特開平9-172369
出願日： 1996年10月31日
公開日（公表日）： 1997年06月30日
要約：

【要約】【課題】 信号の保全性の損失を最小の状態に維持しながら単一端信号を差動信号対へ変換する技術を提供する。【解決手段】 PECLバッファ10は、単一端入力信号(INPUT)が与えると、PECL差動信号対(OUT_,OUT)を発生する。本バッファは、差動信号対に対し位相不整合を導入することがなく、従ってスキューを導入することはない。差動信号対間に位相不整合は存在しないので、本発明は高速システム及び回路に特に適している。本バッファは、更に、差動信号対が単一端入力信号における変化に連続的に応答することを可能としている。

請求項（抜粋）：

単一端信号が与えられると位相整合した差動信号対を発生するバッファ回路において、前記単一端信号を入力信号として受取り第一相補的信号対を発生する入力段、前記相補的信号対を入力信号として受取る平衡段であって、前記平衡段の複数個のトランジスタのスレッシュホールド電圧の間の中間点を形成し且つ第2相補的信号対を発生する平衡段、前記第2相補的信号対を入力信号として受取り位相整合した差動信号対を発生する出力段、を有しており、前記平衡段によって形成された中間点は、前記位相整合した差動信号対が前記単一端信号における変化に応答することを可能とさせることを特徴とするバッファ回路。

IPC (3件)：

H03K 19/0185 ,  H03K 19/0175 ,  H03K 19/0948

FI (3件)：

H03K 19/00 101 D ,  H03K 19/00 101 N ,  H03K 19/094 B

引用文献：

審査官引用 (3件)

• Current mode transceiver logic, (CMTL) for reduced swing CMOS, chip to chip communication
• A 1.2 μm CMOS differential I/O system capable of 400 Mbps transmission rates
• A self-terminating low-voltage swing CMOS output driver