特許

J-GLOBAL ID：200903077554739260

半導体装置

発明者： 小野 祐吉
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願平7-053390
公開番号（公開出願番号）：特開平8-222703
出願日： 1995年02月17日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】 過大入力から内部素子を保護するための保護素子を備えた半導体装置において、チップサイズを増大させずに保護性能の向上を図る。【構成】 半導体基板10の端縁近傍に絶縁膜12,20を介して外部導出用の電極層22Aを形成する。電極層22Aは、配線層24Aを介して内部素子に接続される。電極層22A,配線層24Aを覆って絶縁膜26を形成し、絶縁膜26にはボンディングワイヤ28を電極層22Aに接続可能にすべく接続孔26aを設ける。ラテラルバイポーラトランジスタBT等の保護素子は、接続孔26aの直下を避けて孔26aのまわりに形成し、孔26aのまわりに設けた1又は複数の接続孔20aを介して電極層22Aと接続する。

請求項（抜粋）：

保護されるべき内部素子が形成された半導体基板と、この半導体基板の表面に形成された第1の絶縁膜と、前記内部素子の電極を外部に導出するための電極層であって、前記半導体基板の端縁近傍において前記第1の絶縁膜の上に形成されたものと、前記電極層を覆って前記第1の絶縁膜の上に形成された第2の絶縁膜であって、前記電極層に外部配線を接続可能にするための接続孔が形成されているものと、前記電極層に入力される過大入力から前記内部素子を保護するための保護素子であって、前記半導体基板において前記接続孔の直下を避けて該接続孔のまわりに形成され、前記電極層に接続されたものとを備えた半導体装置。

IPC (8件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/06 ,  H01L 23/522 ,  H01L 23/556 ,  H01L 23/60 ,  H01L 23/62 ,  H01L 29/78

FI (4件)：

H01L 27/04 H ,  H01L 27/06 101 P ,  H01L 27/06 311 B ,  H01L 29/78 301 K

引用特許：

審査官引用 (2件)

• 特開平4-145658
  
• 特開平3-273675