特許

J-GLOBAL ID：200903077559258693

フラッシュメモリ及びレベル変換回路

発明者： 笠 靖 ,  板野 清義 ,  小川 和樹 ,  河村 祥一 ,  赤荻 隆男
出願人/特許権者： 富士通株式会社
代理人 (1件)： 宇井 正一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-060116
公開番号（公開出願番号）：特開平6-168597
出願日： 1993年03月19日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】 本発明はフラッシュメモリに関し、消去時にコントロールゲートに印加する負電圧を供給するロウデコーダの構成を小型で製作の容易なものにすることを目的とする。【構成】 アドレス信号をデコードしてメモリセルアレイ1をアクセスするデコード部4を備えるフラッシュメモリにおいて、デコード部4からの信号に応じて第1電源端子6に印加される電圧と第2電源端子7に印加される電圧とを選択的に出力する駆動部5を有し、第1電源端子6と第2電源端子7に与える電圧の高低関係を書込・読出時と消去時とで反転するように構成する。

請求項（抜粋）：

電気的に消去可能な複数の不揮発性メモリセルを配列したメモリセルアレイ(1)と、複数の信号をデコードして前記メモリセルアレイ(1)をアクセスするデコード部(4)とを備えるフラッシュメモリであって、第1の電源端子(6)と第2の電源端子(7)とを備え、前記デコード部(4)の出力を入力して、前記第1の電源端子(6)に印加される電圧若しくは該電圧に近い電圧と、前記第2の電源端子(7)に印加される電圧若しくは該電圧に近い電圧とを、選択的に出力する駆動部(5)を有し、前記駆動部(5)は、前記第1の電源端子(6)に第1の電圧を、前記第2の電源端子(7)に前記第1の電圧より低い第2の電圧を、それぞれ与える第1の動作モードと、前記第1の電源端子(6)に第3の電圧を、前記第2の電源端子(7)に前記第3の電圧より高い第4の電圧を、それぞれ与える第2の動作モードとを備え、前記第1または第2の動作モードに応じて出力電圧を切り換えることを特徴とするフラッシュメモリ。

IPC (4件)：

G11C 16/06 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

G11C 17/00 309 C ,  H01L 27/10 434 ,  H01L 29/78 371