特許

J-GLOBAL ID：200903077565452450

配列境界をチェックする能力を有する処理アーキテクチャ

発明者： ソウルズバリー, アシュリー
出願人/特許権者： サン・マイクロシステムズ・インコーポレイテッド
代理人 (1件)： 山本 秀策 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-564993
公開番号（公開出願番号）：特表2003-526155
出願日： 2001年03月08日
公開日（公表日）： 2003年09月02日
要約：

【要約】本発明による、要素の配列に関連したデータを処理する方法を開示する。一実施形態において、要素の配列に関連したデータを処理する方法を開示する。上記プロセスにおいて、第1の値は第1の位置からロードされ、第2の値は第2の位置からロードされる。上記第1および上記第2の値は相互に比較される。必要に応じて、該比較する工程に基づいて、所定の値を宛先に格納する。所定の値は、必要に応じて、上記比較結果に基づいて宛先に格納される。上記第1の位置および第2の位置はソースレジスタであり、上記宛先は宛先レジスタである

請求項（抜粋）：

プロセッサにてデータを命令を用いて処理する方法であって、該データは要素の配列に関連し、該方法は、 第1の位置から第1の値をロードする工程と、 第2の位置から第2の値をロードする工程と、 該第1および該第2の値を相互に比較する工程と、 必要に応じて、該比較する工程に基づいて、所定の値を宛先に格納する工程とを包含する、方法。

IPC (3件)：

G06F 9/355 ,  G06F 9/30 350 ,  G06F 9/38 370

FI (3件)：

G06F 9/30 350 F ,  G06F 9/38 370 A ,  G06F 9/36 320

Fターム (5件)：

5B013DD01 ,  5B013DD04 ,  5B033AA06 ,  5B033BE05 ,  5B033DD01