特許
J-GLOBAL ID:200903077625844256

検証システム

発明者:
出願人/特許権者:
代理人 (2件): 西山 恵三 ,  内尾 裕一
公報種別:公開公報
出願番号(国際出願番号):特願2003-404665
公開番号(公開出願番号):特開2005-165747
出願日: 2003年12月03日
公開日(公表日): 2005年06月23日
要約:
【課題】 テスト検証者の負荷の低減や、テスト検証時間の短縮を実現する。【解決手段】 乱数発生手段、乱数発生手段の発生した乱数の値によってウエイトする時間を変化させる手段、少なくとも2種類のクロックを出力するクロック出力手段、クロック出力手段の出力するクロックで動作する動作モジュールを有する。【選択図】 図1
請求項(抜粋):
乱数発生手段、 該乱数発生手段の発生した乱数の値によって、ウエイトする時間を変化させるウエイト時間処理手段、 リセット信号生成手段、 少なくとも2種類のクロックを出力するクロック出力手段、 該、クロック出力手段の出力するクロックで動作する動作モジュール、 テスト信号出力手段、 を持つことを特徴とする検証システム。
IPC (3件):
G06F17/50 ,  G01R31/28 ,  G01R31/3183
FI (4件):
G06F17/50 664A ,  G06F17/50 670G ,  G01R31/28 Q ,  G01R31/28 F
Fターム (6件):
2G132AC09 ,  2G132AG05 ,  2G132AG08 ,  5B046AA08 ,  5B046BA03 ,  5B046JA04
引用特許:
出願人引用 (2件)

前のページに戻る