特許
J-GLOBAL ID：200903077627381822
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-360025
公開番号（公開出願番号）：特開平6-204425
出願日： 1992年12月28日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 スタックトキャパシタ構造のDRAMメモリセルの平面積を増大させることなくキャパシタ容量を増大させる。【構成】 ストレージノードを構成する多結晶シリコン膜8の表面にホトリソグラフィ及びウェットエッチングにより滑らかなおわん状の窪み9を複数形成する。これにより、キャパシタの実効表面積を増大させるとともに、キャパシタ誘電体膜であるONO膜10の成膜性を損なわずにキャパシタ容量を増大させることができる。
請求項（抜粋）：
キャパシタ構造を有する半導体装置であって、前記キャパシタ構造の少なくとも一方の電極部に複数の凹凸を設けたことを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 27/10 325 C
, H01L 27/10 325 M
