特許
J-GLOBAL ID:200903077635353579
半導体集積回路
発明者:
,
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願2000-159644
公開番号(公開出願番号):特開2001-338989
出願日: 2000年05月30日
公開日(公表日): 2001年12月07日
要約:
【要約】【課題】回路性能と設計に際しての利便性との好適な両立を図ることのできる半導体集積回路を提供する。【解決手段】基板には、基本セル100S及び基本セル100Mの2種類の基本セルが所定のパターンで配列されている。基本セル100Mには、ゲート電極の屈曲によってゲート幅を大きくしたトランジスタが形成されている。
請求項(抜粋):
半導体基板上にゲート電極の屈曲によってゲート幅が調整されたトランジスタが形成されてなる半導体集積回路。
IPC (6件):
H01L 21/8238
, H01L 27/092
, H01L 27/118
, H01L 21/82
, H01L 27/04
, H01L 21/822
FI (5件):
H01L 27/08 321 D
, H01L 21/82 M
, H01L 21/82 B
, H01L 21/82 D
, H01L 27/04 M
Fターム (19件):
5F038DF07
, 5F038EZ14
, 5F038EZ20
, 5F048AA08
, 5F048AA09
, 5F048AB02
, 5F048AB03
, 5F048AC03
, 5F048BB01
, 5F048BB03
, 5F064AA03
, 5F064AA04
, 5F064CC12
, 5F064DD10
, 5F064FF04
, 5F064FF30
, 5F064FF48
, 5F064GG05
, 5F064GG10
前のページに戻る