特許

J-GLOBAL ID：200903077665450650

遊技機器の制御回路

発明者： 蓮沼 光次
出願人/特許権者： 株式会社平和
代理人 (1件)： 萼 経夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-054041
公開番号（公開出願番号）：特開平9-220317
出願日： 1996年02月16日
公開日（公表日）： 1997年08月26日
要約：

【要約】【課題】 遊技機器の外部に制御用のソフトウエアが模倣、または、複写されることを抑止する。【解決手段】 CPU11およびメモリ12と、CPU11の制御信号を外部に対して入出力する外部バスインターフェース回路19とをデータバスL1で接続するとともに、これら11,12,19を同一集積回路1内に収容し、外部バスインターフェース回路19が集積回路1の外部に対して、少なくともデータバスL1上のデータの読み出しを禁止することにより、CPU11によって処理されるデータと、メモリ12に書き込まれているデータとの出力を不能にする。

請求項（抜粋）：

遊技を進行させるための出力回路、遊技の進行に伴って所定の入力信号を発生させるための入力回路、前記入力信号の発生に応じて前記出力回路を制御するための制御手順が少なくとも格納されているメモリ、および、前記出力回路を制御する出力信号を発生させるために、前記制御手順を順次実行するためのCPUを備えている遊技機器の制御回路において、前記入力回路および出力回路と、前記CPUおよびメモリとの間に設けられ、前記入力回路から前記CPUへの前記入力信号の取込みを可能にし、前記CPUから前記出力回路への前記出力信号の送出を可能にし、かつ、前記メモリから外部に対して、少なくとも前記制御手順の読み出しを禁止するための外部回路を設け、該外部回路、CPUおよびメモリを集積回路によって一体に形成したことを特徴とする遊技機器の制御回路。

IPC (3件)：

A63F 7/02 304 ,  G06F 9/06 550 ,  G06F 12/14 320

FI (3件)：

A63F 7/02 304 Z ,  G06F 9/06 550 Y ,  G06F 12/14 320 A