電流源およびその方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：大貫進介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-071553
公開番号（公開出願番号）：特開2000-305643
出願日： 2000年03月15日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】電流源およびそのための方法を提供する。【解決手段】電流源における電流の流れを制御する方法および装置は、電流源FET(18)、制御FET(20)および相補型ロジック(310)を有する駆動回路を含む。制御のために相補型ロジックを使用することは、ほぼ一定のバイアス電圧を電流源FET上に維持する間、一般にロジック機能が個々の電流源の電流の流れを制御するのを可能とする。チップ全体へのバイアス発生器は、ここの電流源を制御する間、ほぼ一定を維持するのが可能である。

請求項（抜粋）：

ソース(15)、ゲート(16)およびドレイン(17)を有する電流源FET(18)であって、前記電流源FETは前記ドレインと前記ソースとの間に印加されるドレイン-ソース・バイアス電圧を有し、それにより前記電流源FETの前記ドレイン-ソース・バイアス電圧が十分に高く前記電流源FETを飽和領域で動作させる場合、前記電流源FETは前記ドレインから前記ソースへほぼ一定の電流を流させる、電流源FETと、前記電流源FET(18)の前記ドレイン(17)に結合されたソース(22)、およびそれに印加された制御電圧(28)を有するゲート(26)を有する制御FET(20)であって、前記制御電圧が低下したとき、前記電流源FETの前記ドレイン-ソース・バイアス電圧を低下させ、それにより前記電流源FET飽和領域で動作するのを停止させかつ前記電流源FETの電流の流れを減少させる、制御FET(20)と、前記制御電圧(28)を発生させる駆動回路であって、前記制御FET(20)の前記ゲート(26)と前記電流源FET(18)の前記ソース(15)との間に結合されたスイッチを有する駆動回路と、前記制御FET(20)の前記ゲート(26)と第1供給電圧と間に結合された抵抗(250)であって、前記第1供給電圧は十分大きく、その結果前記制御FET(20)の前記ゲート(26)に印加されたとき、前記電流源FET(18)は飽和領域で動作する、抵抗(250)とから構成されることを特徴とする電流源。

IPC (3件)：

G05F 3/24 , H03K 19/00 , H03K 19/0952

FI (3件)：

G05F 3/24 A , H03K 19/00 A , H03K 19/094 V

前のページに戻る