特許
J-GLOBAL ID：200903077666622586
半導体記憶装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-056678
公開番号（公開出願番号）：特開平6-029545
出願日： 1993年03月17日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】 セル面積が小さく、他のプロセスとの整合性の良い電気的書き込み消去可能な半導体記憶装置を提供する。【構成】 半導体基板10の上部に第一のゲート絶縁膜11を介して第一層目のポリシリコンからなる浮遊ゲート電極12を配置し、その浮遊ゲート電極12に対してドレイン拡散層15が自己整合的に接している。ソース拡散層14はオフセットを持つように配置し、制御ゲート電極20をオフセット部17に対しては、第二のゲート絶縁膜19を介して、浮遊ゲート電極12に対してはオキサイドナイトライド膜13を介して、オーバーラップするように配置し、第一のゲート絶縁膜11の領域の全体にわたってトンネル絶縁膜を備えた。
請求項（抜粋）：
一導電型の半導体基板と、前記半導体基板中に離間して形成された逆導電型の第1の拡散層および第2の拡散層と、前記半導体基板上に形成されたゲート絶縁膜と、少なくとも一方の端部が前記第2の拡散層の一部分上に位置し、かつ他方の端部が前記第1,第2の拡散層間の領域上に位置するよう前記ゲート絶縁膜上に形成された浮遊ゲート電極と、絶縁膜を介在させて前記浮遊ゲート電極表面を覆うように形成された制御ゲート電極とを備えたことを特徴とする半導体記憶装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
