特許
J-GLOBAL ID：200903077679021000
強誘電体メモリ素子およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2001-129469
公開番号（公開出願番号）：特開2002-324895
出願日： 2001年04月26日
公開日（公表日）： 2002年11月08日
要約：
【要約】【課題】 特性のばらつきがない良好な強誘電体メモリ素子を提供する。【解決手段】 結晶性金属酸化物で形成される結晶性絶縁膜11が下部電極10aと他のメモリセルに形成される下部電極10bとを電気的に絶縁するとともに、下部電極10aおよび他の下部電極10bとともに平滑面を形成し、この平滑面の上に強誘電体薄膜12が形成される。結晶性絶縁膜11が結晶性金属酸化物からなるので、結晶性絶縁膜11と強誘電体薄膜12との熱膨張率の差が小さく、さらに、平滑面の上に強誘電体薄膜12が形成されるので、結晶性やモフォロジーが均一な状態で強誘電体薄膜12を形成することができ、特性のばらつきのない良好な強誘電体キャパシタを有するクロスポイント型強誘電体メモリ素子1を得ることができる。
請求項（抜粋）：
複数の強誘電体キャパシタを備えたメモリセルを有する強誘電体メモリ素子において、前記強誘電体キャパシタのスイッチであるトランジスタを介してビット線に接続された下部電極と、結晶性金属酸化物であって、前記下部電極を他の下部電極と電気的に絶縁し、かつ、前記下部電極および前記他の下部電極とともに平滑面を形成する結晶性絶縁膜と、前記平滑面の上に形成された強誘電体薄膜と、前記強誘電体薄膜の上であって前記強誘電体薄膜の下層に形成された前記下部電極の位置に対応して形成された複数の上部電極と、を有することを特徴とする強誘電体メモリ素子。
Fターム (15件)：
5F083AD21
, 5F083AD48
, 5F083AD49
, 5F083JA06
, 5F083JA13
, 5F083JA15
, 5F083JA17
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083MA06
, 5F083MA17
, 5F083PR21
, 5F083PR23
, 5F083PR40
