特許

J-GLOBAL ID：200903077731355930

マイクロプロセッサシステム

発明者： 小嶋 伸吾
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-029813
公開番号（公開出願番号）：特開平5-233444
出願日： 1992年02月18日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】他のマイクロプロセッサ等により書き換えられる可能性のあるキャッシュメモリの特定のアドレス範囲のデータのみを短時間に無効化する。【構成】マイクロプロセッサ1a,1bのCPU11a,11bに、キャッシュメモリ12a,12bの特定のアドレス範囲を指定するキャッシュ制御レジスタ111a,111bとこのキャッシュメモリ12a,12bの特定のアドレス範囲のデータを無効化するキャッシュ無効化制御部112a,112bとを設ける。

請求項（抜粋）：

共通エリアおよび複数のローカルエリアを持ちこれらエリアにデータを記憶する主記憶装置と、この主記憶装置の共通エリアと対応する共通エリアおよびローカルエリアの1つと対応するローカルエリアを持ちこれらエリアに前記主記憶装置の共通エリアおよびローカルエリアに記憶されている所定のデータを記憶するキャッシュメモリ、並びにこのキャッシュメモリの特定のアドレス範囲を記憶するキャッシュ制御レジスタおよびこのキャッシュ制御レジスタの記憶内容に従って前記キャッシュメモリの特定のアドレス範囲のデータを所定のタイミングで無効化するキャッシュ無効化制御部を備えたCPUをそれぞれ含む複数のマイクロプロセッサとを有することを特徴とするマイクロプロセッサシステム。

IPC (2件)：

G06F 12/08 310 ,  G06F 15/16 320

引用特許：

審査官引用 (3件)

• 特開平2-100741
  
• 特開昭58-141488
  
• 特開平2-100155