特許
J-GLOBAL ID:200903077751572890

BIP演算装置

発明者:
出願人/特許権者:
代理人 (1件): 福山 正博
公報種別:公開公報
出願番号(国際出願番号):特願平11-284314
公開番号(公開出願番号):特開2001-111530
出願日: 1999年10月05日
公開日(公表日): 2001年04月20日
要約:
【要約】【課題】必要とするBIP-N演算回路の個数を最小にして回路規模が小さいBIP演算装置を提供する。【解決手段】BIP-N演算回路1のBIP-N演算値11と挿入データ14とを入力する差分挿入回路4を設けることにより、従来必要であった別のBIP-N演算回路によるBIP-N演算を不要にする。
請求項(抜粋):
受信信号を入力してBIP-N演算値を出力するBIP-N演算回路、前記受信信号を入力してBIP-Nバイトを抽出するBIP-N値ドロップ回路、および前記受信信号および挿入データを入力して多重化信号を得る挿入データインサート回路を有するBIP演算装置において、前記BIP-N演算回路からのBIP-N演算値および前記挿入データを入力して差分出力を得る差分挿入回路を設けることを特徴とするBIP演算装置。
IPC (3件):
H04L 1/00 ,  H03M 13/00 ,  H04J 3/00
FI (3件):
H04L 1/00 B ,  H03M 13/00 ,  H04J 3/00 U
Fターム (19件):
5J065AB01 ,  5J065AC01 ,  5J065AD01 ,  5J065AF03 ,  5J065AG06 ,  5J065AG09 ,  5J065AH14 ,  5J065AH15 ,  5K014AA01 ,  5K014EA01 ,  5K014FA09 ,  5K014FA16 ,  5K014HA00 ,  5K014HA10 ,  5K028AA07 ,  5K028KK16 ,  5K028MM10 ,  5K028PP12 ,  5K028PP15

前のページに戻る