特許
J-GLOBAL ID：200903077757086270
強誘電体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-307567
公開番号（公開出願番号）：特開平8-329686
出願日： 1995年11月27日
公開日（公表日）： 1996年12月13日
要約：
【要約】【目的】タイミング設計が容易で、動作速度の高速化を図れ、しかも誤動作の発生を防止でき、的確な動作を実現できる強誘電体記憶装置を提供する。【構成】ローデコーダ1によりワード線WL1,RWL1に印加される駆動信号DR1,RDR1を受けて、駆動信号DR1,RDR1のレベルがローレベル(0V)からハイレベル〔(VCC+1V)〕へ切り換わったことを検出して、この切り換わりから所定時間だけ遅延させた時間に、あらかじめ設定した幅を有する電源電圧VCCレベルの駆動パルス信号DR2,RDR2を生成してプレート線PL、RPLにそれぞれ出力するパルス発生回路2a,2bを設ける。
請求項（抜粋）：
少なくとも、第1および第2の電極と両電極間に配置された強誘電体を有し、両電極への印加電圧に応じた強誘電体の分極の方向によって2値データを記憶する強誘電体キャパシタと、ワード線に印加される第1の駆動信号レベルに応じてビット線と強誘電体キャパシタの第1の電極とを作動的に接続するスイッチングトランジスタとからなるメモリセルを有し、上記強誘電体キャパシタの第2の電極に、当該スイッチングトランジスタが導通状態にあるときの上記駆動信号のレベルに応じたレベルの第2の駆動信号を印加して2値データの記憶、読み出しを行う強誘電体記憶装置であって、上記ワード線の駆動信号を受けて所定幅のパルス信号を生成し、上記第2の駆動信号として上記強誘電体キャパシタの第2の電極に印加するパルス発生回路を有する強誘電体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 352 A
, G11C 11/22
