特許
J-GLOBAL ID:200903077758206848

半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 一雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-168053
公開番号(公開出願番号):特開平7-029987
出願日: 1993年07月07日
公開日(公表日): 1995年01月31日
要約:
【要約】【目的】 入力保護特性の高い保護回路を備えた半導体集積回路装置を提供する。【構成】 p型半導体基板の表面に形成されたn型埋め込み層12と、埋め込み層12の上に形成されたエピタキシャル層と、このエピタキシャル層内に形成されたp型ウエル16と、エピタキシャル層内に形成されウエル16とは電気的に分離されたp型ウエル18と、ウエル16内において一端が接地され他端が入力端子36に接続されゲートが入力端子36に接続されたMOS型トランジスタ102と、ウエル18内において接地されたp型不純物領域26とを備えることで、入力端子36にサージ電圧が印加されたときウエル18内の不純物領域27と、埋め込み層12と、ウエル16内のドレイン領域25と、入力端子36との間に電流が流れる経路Q1,R2,Q2が成立する。
請求項(抜粋):
一導電型の半導体基板の表面部分に形成された逆導電型の埋め込み層と、前記埋め込み層の上に形成された半導体層と、前記半導体層内に形成された一導電型の第1のウエルと、前記半導体層内に形成され、前記第1のウエルとは電気的に分離された一導電型の第2のウエルと、前記第1のウエル内において、一端が接地され、他端が外部から信号を入力される入力端子に接続され、ゲートが前記入力端子に接続された逆導電型のMOS型トランジスタと、前記第2のウエル内において、接地された逆導電型の不純物領域とを備えることで、前記入力端子にサージ電圧が印加されたとき、前記第2のウエル内の前記不純物領域と、前記埋め込み層と、前記第1のウエル内の前記他端と、前記入力端子との間に電流が流れる経路が成立することを特徴とする半導体集積回路装置。
IPC (6件):
H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/78 ,  H02H 7/20
FI (3件):
H01L 27/08 321 H ,  H01L 27/04 H ,  H01L 29/78 301 K
引用特許:
審査官引用 (1件)
  • 特開平3-060066

前のページに戻る