特許

J-GLOBAL ID：200903077759892028

半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置

発明者： 福田 昌利
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-140063
公開番号（公開出願番号）：特開平10-056094
出願日： 1997年05月29日
公開日（公表日）： 1998年02月24日
要約：

【要約】【課題】 基板の半導体チップ実装面の配線や端子のすべてに軟質金メッキを施し、外部接続用端子が設置される裏面の配線や端子のすべてに硬質金メッキを施す場合、基板を貫通するスルーホール内の配線に軟質金メッキも硬質金メッキも施されない部分が生じ、電池作用や腐食作用によりその部分で断線することがある。【解決手段】 軟質金メッキされる部分と硬質金メッキされる部分との境界5が半導体チップ実装面上のチップ接続用端子2とスルーホール4間にあるようにマスクを形成してメッキを行う。

請求項（抜粋）：

第1主面、第2主面及び前記第1、第2主面を貫通するように設けられたスルーホールを有する基板と、前記基板の第1主面上に設けられた外部接続用端子と、前記スルーホールを介して前記外部接続用端子と電気的に接続され、前記基板の第2主面上に設けられたチップ接続用端子とを具備し、前記外部接続用端子、前記スルーホール内部及び前記チップ接続用端子の第1領域には硬質金メッキが設けられ、前記チップ接続用端子の第2領域には軟質金メッキが設けられることを特徴とする半導体装置用基板。