特許

J-GLOBAL ID：200903077761182429

半導体装置の製造方法

発明者： 伊藤 竹志 ,  青山 正明
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-218494
公開番号（公開出願番号）：特開平8-083827
出願日： 1994年09月13日
公開日（公表日）： 1996年03月26日
要約：

【要約】【目的】 Via ホール部でのプラズマ損傷の測定を可能とする。【構成】 1)半導体基板上に第1の絶縁膜を介して導電膜を形成し,該導電膜上に第2の絶縁膜を形成し,該第2の絶縁膜にVia ホールを形成する工程と,該半導体基板上にプラズマを照射する工程と,該第2の絶縁膜を除去し,該半導体基板と該導電膜間のブレークダウン電圧を測定して,該プラズマ照射による該半導体基板の損傷の程度を評価する工程とを有する。2)前記第2の絶縁膜の形成及び前記Via ホールの形成は,前記第1の絶縁膜を破壊しない条件で行う。3)前記Via ホールの形成は,最初ドライエッチングで途中まで開口し,次いでウエットエッチングにより完全に開口する,

請求項（抜粋）：

半導体基板上に第1の絶縁膜を介して導電膜を形成し,該導電膜上に第2の絶縁膜を形成し,該第2の絶縁膜にVia ホールを形成する工程と,該半導体基板上にプラズマを照射する工程と,該第2の絶縁膜を除去し,該半導体基板と該導電膜間のブレークダウン電圧を測定して,該プラズマ照射による該半導体基板の損傷の程度を評価する工程とを有することを特徴とする半導体装置の製造方法。