特許

J-GLOBAL ID：200903077773964546

メモリプロテクション方式

発明者： 和田 茂明 ,  雑賀 敏昌 ,  関根 康雄 ,  宮田 英文 ,  桑原 啓二
出願人/特許権者： 株式会社日立製作所 ,  日立プロセスコンピュータエンジニアリング株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-014925
公開番号（公開出願番号）：特開平8-212140
出願日： 1995年02月01日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】本発明は、計算機のメモリプロテクション方式に関し、中央処理装置のメモリプロテクション機構に依存することなく、メモリプロテクションを実現することを目的とする。【構成】プログラムのアクセス強度をn個の段階的なレベルで表し、オペレーティングシステム(101)内に、プログラム管理テーブル(103)と,プログラムアクセスレベルと一意に対応したn個のテーブルにより構成される変換テーブル(105)と,アクセス可否判定手段(106)とを持つアドレス変換手段を備えることによって、目的を達成する。【効果】オペレーティングシステム内にメモリへのアクセス可否情報を持つので、プロセッサのメモリプロテクション機構に依存しないメモリプロテクション方式を実現することができる。

請求項（抜粋）：

仮想記憶方式により記憶装置が管理されている電子計算機のメモリプロテクション方式において、プログラム実行条件入力手段から入力されたプログラム実行条件を入力とし、プログラム実行条件は、プログラム識別番号部分(以下、プログラム識別番号と称す。)により選択される複数の第1のエントリを有し、該第1のエントリにはその第1のエントリを選択するプログラム識別番号とプログラム実行条件のうちプログラムが記憶領域の内容にアクセスできるためのアクセス権をn個の段階的なレベルで表しレベルが高いほどアクセス権が強いことを示すアクセスレベル部分(以下、アクセスレベルと称す。)が記録されており、プログラム識別番号により選択された第1のエントリに記録されている情報を出力するプログラム管理テーブルと,プログラム管理テーブルが出力するプログラムアクセスレベルと中央処理装置のデータ転送手段が出力する論理アドレスのうちページフレーム番号部分(以下、論理ページフレーム番号と称す。)を入力とし、アクセスレベルにより選択されるn個の複数のテーブルとを有し、複数のテーブルは、論理ページフレーム番号により選択される複数の第2のエントリを有し、該複数の第2のエントリにはその第2のエントリを選択する論理ページフレーム番号を変換した結果の物理アドレスのページフレーム番号(以下、物理ページフレーム番号と称す。)とその第2のエントリに記録されている物理ページフレーム番号が示す記憶領域の内容をアクセスできるためのアクセス可否情報(以下、アクセス可否情報と称す。)が記録されており、アクセスレベルにより選択されたテーブルに記録されている第2のエントリのうち論理ページフレーム番号により選択された第2のエントリに記録されている情報を出力する変換テーブルと,物理ページフレーム番号および論理アドレスのページオフセット部分(以下、ページオフセットと称す。)に基づいて得られた物理アドレスと変換テーブルが出力しているアクセス可否情報を入力とし、アクセス可否情報をもとに物理アドレスを記憶装置に出力するかどうかを決定するアクセス許可手段とからなるアドレス変換手段をオペレーティングシステムに具備したことを特徴とするメモリプロテクション方式。

IPC (2件)：

G06F 12/14 310 ,  G06F 12/14

引用特許：

審査官引用 (3件)

• 特開平4-349548
  
• 特開昭59-172197
  
• 特開昭58-200497