特許

J-GLOBAL ID：200903077798930972

ゲートに段差を有する浮遊ゲート型不揮発性半導体メモリ装置およびその製造方法

発明者： 竹内 信善
出願人/特許権者： 日本鋼管株式会社
代理人 (1件)： 長谷川 和音
公報種別：公開公報
出願番号（国際出願番号）：特願平8-011828
公開番号（公開出願番号）：特開平9-205156
出願日： 1996年01月26日
公開日（公表日）： 1997年08月05日
要約：

【要約】【課題】 1個のメモリセルあたりの占有面積を拡大することなく、書き込みおよび消去の速度を速くすることができる、ゲートに段差を有する浮遊ゲート型不揮発性半導体メモリ装置およびその製造方法の製造方法を提供する【解決手段】 半導体基板11に形成されたソース領域12およびドレイン領域13で規定されたチャンネル領域14の上に、第1ゲート絶縁膜15を介してフローティングゲート16が形成されている。フローティングゲート16は、順次積層されたポリシリコン層17およびシリサイド層18で構成される。これらのうち、シリサイド層18は、互いに膜厚が異なる2つの領域A、Bを有し、両者の間には段差Sが形成されている。従って、フローティングゲート16は、その表面に段差Sを有している。シリサイド層18の表面上には、第2ゲート絶縁膜19が形成され、その表面上にはコントロールゲート20が形成されている。

請求項（抜粋）：

一導電型の半導体基板の主面に互いに離間して設けられた逆導電型のソース・ドレイン領域、前記ソース・ドレイン領域の間のチャンネル領域上に第1ゲート絶縁膜を介して設けられ、その表面に少なくとも1つの段差を有するフローティングゲート、および、前記フローティングゲートの表面上に第2ゲート絶縁膜を介して設けられたコントロールゲートを具備することを特徴とするゲートに段差を有する浮遊ゲート型不揮発性半導体メモリ装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434