特許

J-GLOBAL ID：200903077841200533

半導体装置

発明者： 石田 裕康
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2002-180825
公開番号（公開出願番号）：特開2004-031386
出願日： 2002年06月21日
公開日（公表日）： 2004年01月29日
要約：

【課題】従来のパワーMOSFETでは、実動作領域外周のみにゲート引き出し電極を設けており、実動作領域中央付近でゲート抵抗が高くなるため、ターンオン、ターンオフに時間がかかっていた。特にチップサイズが大きいものでは高速動作ができない問題があった。【解決手段】本発明では、実動作領域上にもゲート引き出し電極を設ける。ストライプ状のゲート電極と直交するゲート引き出し電極を設けることで、交差部でのゲート抵抗Rgが低減でき、チップ全体としてゲート抵抗Rgを低減できるので、ターンオンに要する時間の短縮が実現でき、高速動作が可能となる。【選択図】 図1

請求項（抜粋）：

半導体基板にストライプ状に設けられ、トレンチ構造のゲート電極を有するトランジスタのセルが配置された実動作領域と、 該実動作領域外周に設けられ前記ゲート電極に電圧を印加する第1のゲート引き出し電極と、 前記実動作領域上で前記ゲート電極と直交して設けられ、前記第1のゲート引き出し電極とコンタクトする第2のゲート引き出し電極とを具備することを特徴とする半導体装置。

IPC (4件)：

H01L29/78 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49

FI (6件)：

H01L29/78 652Q ,  H01L29/78 652K ,  H01L29/78 652S ,  H01L29/78 653A ,  H01L29/58 G ,  H01L29/44 P

Fターム (7件)：

4M104BB01 ,  4M104BB02 ,  4M104CC05 ,  4M104FF01 ,  4M104FF11 ,  4M104GG09 ,  4M104GG18